集成电路应用与抗辐射加固（下）

中国航天工业总公司771所王平（西安710054）

图2SOS－CMOS与体Si－CMOS结构
　
4制造SOI材料的方法
　　现在，有六种方法可供选用：⑴介质隔离技术；⑵硅/蓝宝石（SOS）隔离技术；⑶氧离子注入隔离（SIMOX）技术；⑷区熔再结晶（ZMR）技术；⑸硅片直接键合与背面腐蚀（SDB＆BE）技术；⑹氧化多孔性硅全隔离（FIPOS）技术。
　　在这些制备方法中，氧离子注入二氧化硅埋层隔离最适用于制备超薄（<150nm）硅材料。用这种材料制作的器件抗闭锁、短沟道效应及热电子效应小、电导大、亚阈值斜率特性好。TI公司和哈里斯公司已采用这种技术制作64k位SRAM，其性能和抗辐射能力与SOS技术相当，成品率达到50％以上，是SOS技术的2倍，直径100mm的SOI硅片成本已降低到50美元/片。目前，用SOI材料已研制出256k位SRAM。
41介质隔离技术
　　介质隔离工艺是SOI结构中最早采用的一种隔离技术。几十年来工艺技术不断发展和完善，美国哈里斯公司曾采用介质隔离技术研制出多种系列无闭锁辐射加固的集成电路。这种电路的结构如图1所示。这种隔离技术由于隔离区占用较大面积，故其集成度要比SOS和SIMOX低一些，但作为抗辐射加固集成电路的隔离技术，它是非常可取的。
4.2硅/蓝宝石（SOS）隔离技术
　　在晶体取向为<1102>蓝宝石晶面上，外延一层<100>取向的硅单晶膜就可作为集成电路的隔离衬底，这种工艺技术在60年代初已开始发展，现已商品化，SOS材料主要用于宇航及星载电子系统。图2给出SOS—CMOS结构与体硅CMOS结构。
　　国外研究CMOS/SOS抗辐射电路的厂家很多，如ThomsonTMS、GEC、ASEA、Plessey等，已有多个系列的抗辐射集成电路供应市场。在我国，中科院半导体研究所与北京半导体器件三厂合作，成功地开发了多个系列的CMOS/SOS集成电路，我所及信息产业部电子第24所、上海冶金所等在CMOS/SOS领域获得许多可喜的研究成果。天津半导体技术研究所在提高2英寸蓝宝石单晶结构完整性等方面也取得多项较好的成果。
　　在CMOS/SOS电路中，p沟和n沟MOSFET可分为两种不同结构，即深耗尽CMOS/SOS电路与增强型CMOS/SOS。CMOS/SOS电路具有完全介质隔离，消除了任何寄生二极管效应等优点。外延层厚度为（0.5～1）μm，CMOS/SOS结面积很小，分布参量小，抗辐射能力高。CMOS/SOS器件在抗总剂

图4辐射诱生背沟漏电流
量辐射方面与体硅CMOS一样，其栅介质也要进行抗辐射加固。由于在蓝宝石上的异质外延硅薄膜具有较大的缺陷密度，使硅中的少子寿命降低，通常可降低到1ns以下，因而截止电流较大。CMOS/SOS有其本身的特有效应，这些效应可能影响器件的质量、可靠性和抗辐射能力。因此必须采取相应技术措施来克服这些特有效应的影响。
（1）Kink效应
　　Kink效应是指沟道漏极电流和沟道漏极电压的非饱和特性，原因有二，其一是蓝宝石上的外延硅没有接地，即电位浮空性。当漏极的反偏pn结流过电流时，会使硅外延层的电位提高，从而增加了沟道电导，故随着漏电压的增大，漏电流也增大，形成非饱和特性。其二是在高的漏电压下，漏端附近的载流子会产生雪崩倍增，从而使漏极电流随漏极电压而迅速增加。把硅外延层连结到源电极上，则可明显改善漏极电流－电压的饱和特性。
（2）硅岛边缘效应
　　由于腐蚀液的各向异性，使硅岛在形成过程中，其四周边缘成倾斜状。硅岛边缘与蓝宝石衬底成60°倾斜角，边缘硅表面质量和掺杂浓度均与顶部硅表面有较大差异。通常硅岛表面晶向为〈100〉，而边缘斜面晶向为〈111〉。实验发现〈111〉晶向的栅氧化层的固定电荷是〈100〉晶向相应固定电荷的三倍，在电离辐照下，（111）晶面的MOS栅氧化层诱生的正空间电荷和界面密度均比（100）晶面MOS器件的相应值大得多。因此，在硅岛边缘形成的寄生MOSFET，其阈值电压在电离辐射的条件下漂移更加严重，从而降低了n沟MOSFET的抗电离辐射能力。辐射使边缘寄生p沟MOSFET的阈值电压升高，因此边缘效应对p沟MOSFET的影响可以忽略。
　　为了消除边缘效应对CMOS/SOS抗辐射性能的影响，通常采用边缘保护环或制备无斜缘硅岛等措施，都可获得良好的效果。图3给出典型的蓝宝石硅岛结构。
（3）背面沟道漏电流
　　CMOS/SOS电路，电离辐射时在蓝宝石与硅界面附近的蓝宝石一侧表面上会形成正空间电荷，此电荷会使硅岛的p外延层上产生负的感生电荷，它可在源极和漏极之间形成另一条通路，使漏电流大大增加。背沟漏电流产生的结构机理如图4所示。
　　减少这种背沟漏电流的途径有三：1）用离子注入增加靠近蓝宝石附近的外延层的杂质浓度，此法可减少背沟漏电流两个数量级；2）用湿氧形成栅介质比干氧法可降低背沟漏电流2～3个数量级；3)控制外延层生长温度与速率可有效降低背沟漏电流。此外，蓝宝石的纯度、抛光工艺也会影响背沟漏电流。
（4）蓝宝石衬底光电导效应
　　在瞬态辐射时，在蓝宝石衬底上可产生大量的电子、空穴，使本来绝缘的衬底在瞬间局部导通，这种现象称作蓝宝石光电导，这种光电导影响CMOS/SOS器件抗瞬态辐射能力。通过优化选择p沟和n沟FET的沟道宽比值，可有效降低蓝宝石衬底光电导效应的影响。
　　表3给出体硅CMOSRAM和CMOS/SOSRAM瞬态辐射干扰阈值Put的比较。从表中可见CMOS/SOS的Put比体硅CMOS高1～3个数量级。
表3CMOS/SOSRAM与体硅CMOSRAM的Put比较

RAM型号	硅层厚度1μm	单元尺寸μm×μm	结构	瞬态辐射干扰阈值Put/rad(Si)
M1	SOS、0.6	52×52	4096×1	7×1010
M2	SOS、0.6	30×52	4096×1	1.5×1010
M3	SOS、0.6	80×82	512×8	5×1010
M4	SOS、0.6	80×82	512×8	7.5×1011～1.25×1012
M5	SOS、0.6	80×84	512×8	2.1×1011～3.5×1011
M6	体硅、n衬底460	48×42	4096×1	2.5×109
M7	体硅、p衬底460	58×54	4096×1	1.4×109

表面硅层
SiO2
衬底硅
43氧注入隔离技术（SIMOX）：
　　SIMOX技术主要由三个工艺步骤组成。
　　（1）以高能氧离子注入到硅体内一定深度，其注入剂量约为2×1018/cm2，改变注入离子能量可精确控制表面硅层的厚度；
　　（2）在约1300℃下进行高温退火，以消除氧注入的损伤，实现表面硅固相再结晶并形成良好的Si/SiO2界面；
　　（3）如需要加厚表面硅层厚度，则需在硅上外延一定厚度的硅膜。
　　SIMOX的结构示意图如图5所示。提高注入时的衬底温度（>650℃），可使位错密度减少4～5个数量级，界面平整度可达几个纳米，并可消除表面硅层中的氧沉淀。
　　当前，SIMOX材料的质量已有很大提高，SIMOX/CMOS的LSI的成品率已达到相应体硅CMOS电路的成品率。美国Harris、TI、HP等公司都已开发、生产多个系列抗辐射加固的SIMOX/CMOS电路。超薄亚微米SIMOX电路中的MOSFET是全耗尽型的，仅产生一维的电场线，可消除Kink效应，避免了因衬底接地造成的面积利用率的降低，有利于提高集成电路的集成度，改善电路的信号传输延迟性能。表4给出了几种高速电路的单门延迟时间。
表4几种高速电路门延迟时间的比较

GaAs		体硅	SOI
MESFETtd（ps）	MOSFETtd（ps）	MOSFETtd（ps）	SOSMOSFETtd（ps）	SIMOSMOSFETtd（ps）
30	20	100	50	17

从表4可见SIMOXMOSFET的速度有可能赶上GaAs器件的速度。
　　近几年来，国外在SOI技术研究方面已有新的发展，如低剂量、低能量薄硅膜SIMOX、SIMOX硅片的高温氧化、等离子体注氧隔离（SPIMOX）、氦离子注入和高温氧化、离子注入和硅片健合相结合的Unibond技术。SOITEC公司生产的低剂量SIMOX材料，其BOX可薄到80nm，顶层可薄到50nm。NipponSteel公司的低剂量、高质量SIMOX材料顶层位错密度小于300/cm2,金属杂质沾污小于1×1010/cm3，BOX管道密度小于5/cm2，有些厂家已能供应200mm低剂量SIMOX硅片。
　　近几年国内不少单位在研究CMOS/SIMOX器件的辐射效应，如上海冶金所对CMOS/SIMOX和CMOS/BESOI的γ射线辐射特性作了研究、比较；用薄膜SIMOX、厚膜BESOI和体硅材料制备了CMOS倒相器电路，并用γ射线进行辐射试验。试验发现NMOS/SIMOX由于寄生背沟MOS结构的影响在γ=3×104rad(Si)辐射后，由于背沟漏电流增大而失效，而厚膜BESOI器件由于顶层硅膜较厚，基本上没有背沟效应，其抗辐射特性优于体硅器件。该项研究还提出提高薄膜SIMOX器件抗辐射性能的几种措施。
　　国外也有不少学者研究了SIMOX器件的辐射效应及加固措施。如1996年Brady等人研究了SIMOX全耗尽型器件的总剂量加固在辐射容限方面的应用；H.F.Wei等人于1994年研究了锗注入SIMOXNMOSFET的抗辐射性能；Barchuk等人于1997年研究了多层隐埋介质对SOI系统的抗辐射加固及电学性能。
44区熔再结晶技术（ZMR）
　　ZMR的工艺过程为：
　　（1）在单晶硅上生长SiO2、Si3N4等绝缘层（介质）；
　　（2）采用低压化学汽相淀积（LPCVD）等手段在介质上形成一定厚度的多晶硅或无定形硅；
　　（3）利用激光束（或电子束、弧光灯、石墨条）等加热手段使多晶硅层区域熔化并再结晶，可得到局部单晶或大晶粒多晶硅。
　　采用连续激光器再结晶可大大改善材料的电学特性，当砷掺杂浓度为1017/cm3时，电阻率下降5个数量级，陷阱密度降低，迁移率上升，电激活能下降。激光再结晶后，可使多晶硅晶粒尺寸从50nm增大到30μm以上。通过籽晶，降低扫描速度，使用包封层和其它工艺措施可进一步改善ZMR的缺陷密度，使亚晶粒间界缺陷密度降到3.0×105/cm2以下。